最新推荐文章于 2024-11-04 20:23:50 发布
mifeim 于 2018-10-19 22:13:12 发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
计数器是数字逻辑设计中最常见的的模块，但是也是比较重要的模块，在简单的时序电路中使用较多。
现在要设计一个计数器，能够满足以下要求。
（1）：能够根据输入信号，enable_cnt_up，和enable_cnt_dn进行加计数和减计数
（2）：如果信号new_cntr_perset为高电平并且保持一个周期，那么计数器就被设置为新的预设值。
（3）：在pause-counting有效时，计数器值保持不变。
（4）：当计数器值计数到结束比标志时，计数器输出端口ctr_expired有效。
（5）：计数器值到达边界时，会自动重新加载预设值并且重新开始计数。
以下是计数器的信号列表：
相关知识
探索逻辑之门——利用非门与或非门的组合电路设计实践
App Inventor移动应用开发标准教程3
数字媒体到底是啥？数字媒体技术和数字媒体艺术什么区别？
数字影音后期制作
我院数字媒体艺术专业开展《动画造型基础》课程校企合作实践教学
走进数字媒体
数字影音后期制作：Adobe Premiere Pro CC（数字媒体技术应用专业）
新专业：数字媒体学什么？
数字媒体专业工资一般多少 数字媒体专业好就业吗
数字媒体艺术系
网址: 数字逻辑设计基础 https://www.huajiangbk.com/newsview893404.html
| 上一篇: verilog编程题 |
下一篇: PLC实验1.2 |
